Virtus semiconductor machinis late usus est in industria, consummatione, militari et aliis campis, et altum locum opportuna habent. Inspice altiorem imaginem virtutis machinis ex imagine;
Potestas machinae semiconductoris in plenum genus, genus semi-rectum et non moderatum genus dividi potest secundum quantitatem significationum circuitionis moderans. Vel secundum signum proprietatum circuii pulsis, dividi potest in genus voltage-actium, genus currente agitatae, etc.
| Classification | type | Imprimis potestas machinae semiconductoris |
| Controllability of electrica signals | Semi-imperium genus | SCR |
| Plena potestate | GTO、GTR，MOSFET、IGBT | |
| impotens | Virtus Diode? | |
| Cras signum possessiones | Voltage genus repulsi | IGBT、MOSFET、SITH |
| Current repulsi genus | SCR、GTO、GTR | |
| Efficax signum waveform | Genus pulsum felis | SCR、GTO |
| Electronic imperium type | GTR、MOSFET、IGBT | |
| Casus in quibus vena-portans electrons participare | bipolar fabrica | Virtus Diode、SCR、GTO、GTR、BSIT、BJT |
| Unipolar fabrica | MOSFET、SIT | |
| Compositum fabrica | MCT, IGBT, SITH et IGCT |
Aliae machinae semiconductoris potentiae diversas notas habent, sicut voltatio, capacitas currentis, impedimentum capacitas et magnitudo. In usu actuali, aptae cogitationes seligendae sunt secundum diversos campos et necessitates.
Industria semiconductor per tres generationes mutationum materialium ab eius nativitate abiit. Hactenus, materia prima semiconductor, quae per Si repraesentata est, adhuc maxime adhibita est in machinis semiconductoris campi potestatis.
| Semiconductor materialis | Bandgap (eV) | Punctum liquescens (K) | principalis application | |
| 1st generation semiconductor materiae | Ge | 1.1 | 1221 | Minimum voltage, humilis frequentia, transistores potentiae mediae, photodetectors |
| Semiconductor materiae 2nd generation | Si | 0.7 | 1687 | |
| 3 generationis semiconductor materiae | GaAs | 1.4 | 1511 | Proin, machinis millimetre unda, cogitationes levis emittens |
| Sic | 3.05 | 2826 | 1. summus temperatus, summus frequentia, summus potentiae machinas radians repugnans 2. Caeruleus, gradus, violaceo-diodes levis emittens, semiconductor lasers | |
| Gan | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | 3800 | ||
| ZnO | 3.37 | 2248 | ||
Comprehende notas semi-mancas et plene moderatas machinas potentiae;
| Genus machinam | SCR | GTR | MOSFET | IGBT |
| Imperium type | Pulsus felis | Current imperium | voltage imperium | film centrum |
| auto-shoff lineam | Commutatio shutdown | auto-shutdown machinam | auto-shutdown machinam | auto-shutdown machinam |
| opus frequency | 1khz | ＜30khz | 20khz-Mhz | ＜40khz |
| Potentia | parvum | magnus | parvum | parvum |
| commutatione damna | magnus | magnus | magnus | magnus |
| conductio damnum | parvum | parvum | magnus | parvum |
| Voltage and current level | 最大 | magnus | minimum | plus |
| Typical applications | Inductione mediae frequentiae calefactio | UPS frequency converter | switching potentia copia | UPS frequency converter |
| pretium | lowest | lower | in medio | Maxime pretiosa |
| Conductance modulationis effectus | have | have | nullus | have |
Nosse MOSFETs
MOSFET altam inputationem habet impedimentum, humilis strepitus, et bonum scelerisque stabilitatis; processus fabricandi simplex et radiorum fortium habet, unde plerumque in circuitibus amplificantibus vel in circuitibus mutandis adhiberi solet;
(1) Praecipua lectio parametri: funda-fontis intentione VDS (contagia intentione), ID continuus lacus current, RDS(on) resistentia, Ciss input capacitas (capacitas junctura), factor qualis FOM=Ron*Qg, etc.
(2) Secundum varios processus dividitur in TrenchMOS: fossam MOSFET, maxime in humili intentione campi intra 100V; SGT (Split Porta) MOSFET: portae scindendae MOSFET maxime in campo medio et infimo intra 200V; SJ MOSFET: super confluentes MOSFET, maxime in magno intentione campi 600-800V;
In commutatione copiarum potentiarum, ut in ambitu patenti exhaurienti, exhaurire ad integrum onus coniungitur, quod patens-draculum appellatur. In circulo aperto-exhaurienti, quamvis onus in altum intentione coniungitur, onus currentis in et off verti potest. An analog switching fabrica idealis est. Hoc est principium MOSFET ut mutandi fabrica.
Secundum participem mercatus MOSFETs omnes fere in manibus fabricantium maiorum internationalium concentrati sunt. Inter eos, Infineon IR (American International Rectifier Company) anno 2015 acquisivit et dux industriae factus est. DE Semiconductor etiam perfecit acquisitionem Fairchild Semiconductor mense Septembri 2016. , mercatus participes in alterum locum desiluit, ac deinde venditiones nullae fuerunt Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;
Faces amet MOSFET in plures series divisae sunt: American, Iaponica et Coreana.
Series American: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;
Japanese: Toshiba, Renesas, ROHM, etc.;
Series Coreanica: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
MOSFET involucrum genera
Secundum modum quo in PCB inponitur, duo genera fasciculorum MOSFET principalia sunt: obturaculum in (Per Hole) et montem Superficies (Mons Superficies). |
Obturaculum in specie significat quod paxilli MOSFET per foramina PCB tabulae ascendentes et ad PCB tabulae iuncta sunt. Commune obturaculum-in fasciculis include: sarcina in linea dual (DIP), sarcina transistoris adumbratio (TO), et fasciculus clavus ornatus (PGA).
Obturaculum-in packaging
Superficies inscensus est ubi MOSFET fibulae et dissipatio caloris bracchiorum in superficie tabulae PCB pads iuncta sunt. Superficies typicae fasciculi in monte comprehendunt: adumbratio transistor (D-PAK), parva forma transistoris (SOT), sarcina parva delineatum (SOP), sarcina quad- sima (QFP), tabellarius plumbeus plasticus (PLCC) etc.
superficies montem sarcina
Cum technologiarum evolutione, PCB tabulae qualia sunt tabulae matris et chartae graphicae nunc minus ac minus directo obturaculum in packaging utuntur, et plus superficiei montis packaging adhibetur.
1. Dual in-linea sarcina (IMP)
Involucrum SUMMERGO duos ordines clauorum habet et in nervum spumae inserendum cum structura tinget. Methodus eius derivationis est SDIP (Shrink DIP), quod est sarcina duplex in linea. Acus densitatis 6 partibus altior quam DIP.
SUMMERGO compages compages includunt: multi-stramen ceramicum dual-in-linea SUMMERGO, unius iacuit ceramicum dual-in-linea SUMMERGO, frame plumbea SUMMERGO (including type vitreo-ceramic obsignationis, encapsulationis plasticae genus structurae, ceramicum humile encapsulation vitreum liquescens. typus) etc. Proprietas DIP packaging est quod facile perspicere potest per foramen conglutinatio PCB tabularum et bonum habet convenientiam cum motherboard.
Tamen, quia eius area et spissitudo relative magna sunt, et fibulae in processu linamentis et unpluggingis facile laeduntur, fides pauper est. Eodem tempore, ob influentiam processus, numerus fibularum plerumque 100 non excedit. Ergo in processu altae integrationis industriae electronicae, SUMMERGO fasciculus paulatim ab historiae stadio recedit.
2. Narra Package Transistor (TO)
Praecipuae packaging specificationum, ut TO-3P, TO-247, TO-92, TO-92L, TO-CCXX, TO-220F, TO-CCLI, etc. sunt omnia obturaculum-in consiliis pacandis.
TO-3P/247: Usitatius est fasciculus formarum mediae altae intentionis et MOSFETs currentis. Productum habet proprietates altae intentionis resistendi et resistendi fortis naufragii.
TO-220/220F: TO-220F est sarcina plene plastica, nec opus est ut codex insulatus addere cum eam in radiatorem instituat; TO-220 schedam metallicam cum medio clavo coniunctam habet, et codex insulatus requiritur cum radiatorem inaugurat. MOSFETs horum duorum generum sarcinarum similes apparentias habent et inuicem adhiberi possunt.
TO-251: Productum hoc packaged maxime ad impensas reducendas et ad magnitudinem producti reducendas adhibetur. Maxime adhibetur in ambitu cum media intentione et vena alta infra 60A et alta intentione infra 7N.
TO-92: Involucrum hoc solum pro MOSFET humili intentione adhibitum (infra 10A current, intentionem infra 60V sustinebis) et alta intentione 1N60/65, ad redigendum gratuita.
Superioribus annis, propter summos glutino sumptus obturaculum in processu packaging et caloris inferioris dissipationis peractae ad inaugurandum species productorum, postulatio in mercatu superficiali montis mercatum augere perstitit, quod etiam ad evolutionem TO packaging perduxit. in superficie montis packaging.
TO-252 (etiam D-PAK) et TO-263 (D2PAK) sunt fasciculi superficies montanae.
Ad sarcina productum specie
TO252/D-PAK involucrum chippis plasticae est, quae vulgo ad transistores potentiae et intentionis astulas stabiliendas adhibetur. Praesens amet fasciculis est unus. MOSFET hac ratione fasciculi utens tres habet electrodes, porta (G), exhaurire (D), et fontem (S). In exhauriendo (D) paxillus abscinditur et non adhibetur. Sed in dorso submergitur calor ad exhauriendum (D), quod directe ad PCB iungitur. Altera ex parte, magnas excursus output adhibet, et rursus calorem per PCB dissipat. Ergo tres pads D-PAK in PCB sunt, et codex major major est. Specificationes eius packaging hae sunt:
TO-252/D-PAK sarcina size specifications
TO-263 variantes TO-220. Maxime ordinatur ad efficientiam productionis et caloris dissipationem emendandam. Altissimum currentem et intentionem sustentat. Communius est in media intentione MOSFETs altae currentis infra 150A et supra 30V. Praeter D2PAK (TO-263AB), comprehendit etiam TO263-2, TO263-3, TO263-5, TO263-7 aliosque stylos, qui TO-263 subordinati sunt, perisse propter diversum numerum et distantiam fibularum. .
TO-263/D2PAK sarcina magnitudinis specificationems
3. Pin eget sarcina ordinata (PGA)
Clavi quadrati plures intus et extra PGA (Pin Grid Array Package) chip. Quodlibet quadrangulum ordinata paxillus certo intervallo circa spumam dispositus est. Secundum numerum fibularum in 2 ad 5 circulos formari potest. Durante institutione, sicut chip in speciali PGA nervum inserere. Commoda habet facilia linamentis et unpluggingentis et firmitatis altae, et frequentiis altioribus accommodare potest.
PGA sarcina style
Pleraque eius chip subiectae materia ceramicae fiunt, et quidam speciali resinae plasticae ut subiectae utuntur. In terminis technologicis, paxillus medius distantiae plerumque 2.54mm, et numerus fibularum ab 64 ad 447. Proprietas eiusmodi fasciculi est, quod minor fasciculus (volumen) consummatio potentiae inferioris (perficiendi) ) resistere potest, et e converso. Haec packaging modus xxxiii communior erat in primis diebus, et maxime usus est ad consumptionem products packaging summus potentiae sicut CPUs. Exempli gratia: Intel' 80486 et Pentium omnes hoc pacto utuntur; non late a MOSFET fabricantibus adoptatus est.
4. Parvus Italic Transistor Package (SOT)
SOT (Small Out-line Transistor) est panni genus parvae potentiae transistoris involucrum, maxime in quibus SOT23, SOT89, SOT143, SOT25 (ie SOT23-5), etc. SOT323, SOT363/SOT26 (i.e. SOT23-6) et aliae species sunt. derivata sunt, quae minora sunt magnitudine, quam TO fasciculi.
SOT sarcina genus
SOT23 involucrum transistorem communiter adhibitum cum tribus fibulis alatis, nempe collectore, emitter et basi, quae ab utraque parte longi componentis inscripta sunt. Inter quas emissarius et ignobilis ad eandem partem sunt. Communes sunt transistores in potentia humilis, transistores effectus campi et transistores compositi cum reticulis resistentibus. Habent bonas vires, sed pauperes solidabilitatem. In figura figurae ostenditur (a) infra.
SOT89 Tres breves fibulas ab uno latere transistoris distributas habet. Pars altera est metalli caloris descendentis ad basin annexa ad augendam calorem dissipationis facultatem. Communis est in superficie montis transistores potentiae Pii et idoneae ad altiores virtutis applicationes. In figura figurae ostenditur (b) infra.
SOT143 quatuor ala- culata brevia habet, quae ab utraque parte educuntur. Finis latiore paxillus decumanus est. Hoc genus sarcinae commune est in transistorum frequentia summus, cuius species in Figura infra (c) ostenditur.
SOT252 Summus potentiae transistor cum tribus fibulis ab uno latere ducens, medius clavus brevior est et collector est. Coniunge majori clavo in altero fine, quod est linteum aeneum ad dissipationem caloris, et species ejus ut infra in Figura ostenditur.
Commune SOT sarcina species comparationis
Quattuor terminales SOT-89 MOSFET vulgo in matribus utuntur. Species ac dimensiones eius sunt hae:
SOT-89 MOSFET size specifications (unit: mm)
5. Parvus Italic Package (SOP)
SOP (Pars Package Out-Line) est unus e fasciculis superficiei montis, qui etiam SOL vel DFP appellatur. Fibulae ab utraque parte fasciculi ducuntur in figura alae larum (L. figura). Materiae plasticae et tellus sunt. SOP signa fasciculorum includunt SOP-8, SOP-16, SOP-20, SOP-28, etc. Numerus post SOP fibularum numerum indicat. Pleraque MOSFET SOP fasciculorum speciem adhibent SOP-8. Industria saepe "P" omittit et eam abbreviatam ut SO (Small Out-Line).
SOP-VIII sarcina magnitudine
SO-8 primum a PHILIPPO elaborata est. In materia plastica fasciculatum est, non habet calorem fundum dissipationis, et dissipationem caloris pauperis habet. Vulgo MOSFETs pro low-potentia usus est. Postea, normae specificationes ut TSOP (exiguae adumbrationis sarcinae tenues), VSOP (Parum exiguae sarcinae), SSOP (SOP), TSSOP (SOP Shrink tenues), etc. sensim derivatae sunt; apud eos, TSOP et TSSOP communiter in MOSFET packaging.
SOP derived specifications communiter pro MOSFETs
6. Quad Package Flat (QFP)
Distantia inter paxillos in QFP (Plastic Quad Flat Sarcina) valde parva est et fibulae tenuissimae sunt. Solet in magna-scalarum vel ultra-magnarum circuitionibus integratis adhibita, et fibularum numerus fere plus est quam 100. Chips in hac forma fasciculorum SMT superficiei technologiae ascendentis utendum est ut chip ad materboard solidetur. Haec methodus fasciculorum quattuor praecipuas notas habet: ① SMD superficiei technologiae ascendentis apta est ut in tabulas circuiens PCB instituat wiring; ② Summus frequentiae usus aptus est; ③ Facile est operari et altam fidem habere; Proportio inter aream chip et packaging area parva est. Sicut packaging PGA methodus, haec methodus packaging in sarcina plastica chip inligat et calor genitus non potest dissipare dum tempestive laborat. MOSFET observantia emendationem restringit; et ipsa sarcina plastica magnitudinem machinae auget, quae non occurrit requisitis ad progressionem semiconductorum in directione levium, tenuium, brevium et minorum. Praeterea hoc genus fasciculi methodi in uno spumae fundatur, quod difficultates effectionis gravis et magni pretii sarcinarum habet. Ergo QFP aptior est usui in logica digitali LSI circulis ut microprocessores/porta vestit, et etiam apta est ad sarcinas analogas LSI in ambitu productorum ut VTR signum processus et signum processus audio.
7、Quad plana sarcina nihil ducit (QFN)
Sarcina QFN (Involucrum Quad Flat Non plumbatum) in quattuor partibus electrode contactibus instructum est. Cum nullae sint viae, minor est regio altior QFP, altitudo humilior QFP. Inter eos, ceramic QFN etiam LCC (Leadless Chip Carriers), et humilis sumptus plasticae QFN utens epoxy resinae vitreae impressae, materia basi subiecta, materia plastica LCC, PCLC, P-LCC, etc. technologiae cum parva caudex magnitudine, parvo volumine, et materia plastica obsignandi. QFN maxime adhibetur ad fasciculum ambitum integrandum, nec MOSFET adhibendum. Tamen, quia Intel proposuit rectorem integralem et solutionem MOSFET, DrMOS in sarcina QFN-56 immissa ("56" refert ad connexionem LVI in dorsum chip).
Animadvertendum est sarcinam QFN eandem configurationem plumbeam externam habere ac sarcinam ultra-tenuem adumbrationem (TSSOP), sed magnitudo 62% minor quam TSSOP est. Secundum notitias QFN modeling, eius effectus scelerisque 55% altior est quam fasciculus TSSOP, eiusque electricae effectus (inductio et capacitas) sunt 60% et 30% altior quam respective TSSOP packaging. Maximum incommodum est quod difficile est reficere.
DrMOS in QFN-56 sarcina
Traditional discreta DC/DC passer-down commutationes potentiae commeatus non possunt occurrere requisitis ad altiorem densitatis potentiam, neque problema parametri parasitici effectus solvere in frequentiis mutandis. Cum innovatione et progressu technologiae, res facta est ad rectores et MOSFETs ad multi- chipos modulos aedificandos. Haec methodus integratio multum spatii servare potest et potentia consummationis densitatem augere. Proin eget ultrices quam, id efficitur eros. Potentia efficientiae et qualitas dc currenti, haec est DrMOS agitator integralis IC.
Renesas 2nd generation DrMOS
QFN-56 sarcina plumbea impedit impedimentum scelerisque DrMOS facit nimis; cum fili interna compage et consilio clipei aeris, PCB wiring externa minui possunt, inde inductionem et resistentiam minuere. Praeterea processus siliconis MOSFET profundi-canalis adhibitus potest etiam signanter conductionem, commutationes et onera portarum damna minuere; cum variis moderatoris compatitur, varios modos operandi consequi potest, ac sustinet modum agendi Phase conversionis APS (Auto Phase Switching). Praeter QFN packaging, bilateralis plana nullo plumbo (DFN) est etiam novus processus packaging electronicus in variis partibus ON Semiconductoris late usus. Comparatus cum QFN, DFN minus electrodes plumbi habet utrinque.
8、Plastic Leaded Chip Portitorem (PLCC)
PLCC (Plastic Quad Package Flat) figuram quadratam habet et multo minor est quam sarcina SUMMERGO. Paxillos habet in circuitu XXXII. Fibulae ex quattuor lateribus fasciculi in figuram educuntur. Plasticum productum est. Acus centrum distantiae 1.27mm est, et fibularum numerus ab 18 ad 84. Fibulae informes non facile deformatae sunt et faciliores ad operandum quam QFP, sed species inspectionis post glutino difficilior est. PLCC sarcina apta est ad inserendum in PCB utendo SMT superficiei technologiae ascendentis. Habet mediocrem commoda magnaque constantia. FASCICATIO PLCC est relative communis et in logicis LSI, DLD (sive programmatis logicae fabrica) aliisque circuitibus adhibetur. Haec forma fasciculorum saepe in materna BIOS adhibita est, sed nunc in MOSFETs minus communis est.
Encapsulation et emendatio pro amet inceptis
Ob evolutionem inclinatio intentionis humilis et altae currentis in CPUs, MOSFETs requiruntur ut magna output vena, humilis resistentia, calor humilis generatio, ieiunium calor dissipatio, et parvitas amplitudo. Praeter fabricationem technologiae et processuum, MOSFET artifices emendare etiam technologiam packaging pergunt. Secundum convenientiam cum speciebus speciebus vexillum, novas figuras sarcinas proponunt et nomina subcriptio tincidunt pro novis fasciculis explicant.
1、RENESAS WPAK, LFPAK et LFPAK-I fasciculis
WPAK sarcina radiorum magnorum caloris a Renesa evoluta est. Imitando sarcinam D-PAK, chip calor mergi matricis iungitur, et calor per tabulas matrimonialis dissipatur, ita ut sarcina parva WPAK etiam ad outputum D-PAK pervenire possit. WPAK-D2 fasciculi duo alti/low MOSFETs ad reducendum inductum wiring.
Renesas WPAK sarcina magnitudine
LFPAK et LFPAK-I sunt duae aliae fasciculi formis formis elaborati a Renesa, qui compatiuntur cum SO-8. LFPAK similis est D-PAK, sed minor quam D-PAK. LFPAK-i, loca caloris sursum subsidunt, ad calorem dissipandum per calorem descendunt.
Renesas LFPAK et LFPAK-I fasciculis
2. Vishay Power-PAK et Polar-PAK packaging
Power-PAK nomen sarcina MOSFET a Vishay Corporation relatus est. Potestas PAK duas species includit: POTESTATE-PAK1212-VIII et POTESTATE-PAK SO-8.
Vishay Power-PAK1212-8 sarcina
Vishay Power-PAK SO-VIII sarcina
Polaris PAK parva sarcina est dissipationis caloris duplicis partis et una nuclei Vishay technologiae packaging PAK Polar idem est quod involucrum ordinarium so-8. Dissipatio puncta in utroque sarcina superiori et inferiori laterum habet. Non facile est intra sarcinam caloris accumulare et densitatem hodiernam currentis operantis ad duplam illius SO-8 augere. In statu, Vishay technologiae Polar PAK ad STMicroelectronics licentiatus est.
Vishay Polar PAK sarcina
3. Onsemi SO-8 et WDFN8 plana plumbi packages
DE Semiconductor duo MOSFETs plani plumbi genera evolvit, inter quae SO-8 compatibles plumbi compluribus tabulis utuntur. DE Semiconductoris nuper inducti NVMx et NVTx potentia MOSFETs pacto DFN5 (SO-8FL) utuntur et fasciculi WDFN8 ad damna conductionis obscuranda. Etiam dolor QG et capacitas ad damna minuenda coegi.
DE Semiconductor SO-8 Flat Plumbum Package
DE Semiconductor WDFN8 sarcina
4. NXP LFPAK et QLPAK packaging
NXP (olim Philps) in LFPAK et QLPAK emendavit technologiam SO-8 packing. Inter eos LFPAK certissima virtus censetur SO-8 sarcina in mundo; at QLPAK habet qualitates parvae magnitudinis et superioris caloris dissipationis efficientiam. Comparatus cum ordinariis SO-8, QLPAK area PCB tabulae 6*5mm occupat et resistentiam thermarum 1.5k/W habet.
NXP LFPAK sarcina
NXP QLPAK packaging
4. ST Semiconductor PowerSO-8 package
STMicroelectronics potestas MOSFET chip technologiae pacandae includunt SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Inter eas, Potestas SO-8 emendatior versio SO-8. Praeterea sunt PowerSO-X, PowerSO-XX, TO-220FP, H2PAK-II et aliae fasciculi.
STMicroelectronics potentia SO-VIII sarcina
5. Fairchild Semiconductor Power 56 package
Potestas 56 nomen exclusivum Farichildis est, eiusque nomen officiale DFN5×6 est. Eius area fasciculus comparabilis est cum TSOP-8 communi, et sarcina tenuis conservat alvi altitudinem componens, et consilium Thermal-Pad in fundo resistentiae scelerisque minuit. Multi igitur fabricae virtutis artifices DFN5×6 direxerunt.
Fairchild Power 56 package
6. Rectifier Internationalis (IR) Direct FET sarcina
Direct FET refrigerationem superiorem efficientem in forma SO-8 vel minore vestigium praebet et ad AC-DC et DC-DC potentiae conversionis applicationes in computatris, laptop, telecommunicationum et instrumentorum electronicorum consumptorum est. Metallum DirectFET constructionem potest diffluentiam caloris duplices praebet, efficaciter duplicando facultatem tractandi hodiernam facultatem summus frequentiae DC-DC convertentium ad normas plasticas discretas fasciculis comparatas. Involucrum Direct FET est genus transversum impositum, cum exhauriunt (D) calorem sursum versus descendunt et testa metallica obducta, per quam calor dissipatur. Direct FET packaging vehementer meliorat calorem dissipationis et minus spatium suscipit cum bono calore dissipatio.
Summatim
In futuro, sicut industria fabricandi electronica pergit in directione ultra-tenuis, minuaturizationis, humilitatis intentionis, et altitudinis currentis, aspectus et structurae MOSFET internae sarcinae etiam melius accommodare ad evolutionis necessitates fabricandi. diligentiam. Praeterea, ut ad limen electionis fabricantium electronicarum deprimatur, inclinatio MOSFET evolutionis in directione modularisationis et systematis fasciculi in dies magis manifesta fiet, et fructus ordinato modo e multiplicibus dimensionibus explicabuntur sicut effectus et sumptus. . Sarcina una ex momentis referentiae MOSFET lectionis est. Diversi fructus electronici varias requiruntur electricas habent, et variae ambitus institutiones etiam ad magnitudinem specificationum congruentes requirunt. In ipsa electione, secundum necessitates actuales sub communi principio decernendum est. Quaedam systemata electronica magnitudine PCB et altitudinis internae limitantur. Exempli gratia, moduli potentiae instrumentorum communicationis socialis plerumque utuntur DFN5*6 et DFN3*3 fasciculis ob restrictiones altitudinis; in nonnullis ACDC copiis copiarum, consiliorum ultra-tenues vel ob limitationes testaceorum aptae sunt ad potestatem MOSFETs congregandam TO220 sarcinatam. Hoc tempore, rectae fibulae inseri possunt in radicem, quae non competit articulariis instrumentis TO247; nonnulla consilia ultra-tenues exigunt fibulae ad plicandas et prolatas fabricandas, quae multiplicitatem MOSFET lectionis augebunt.
Quam eligere MOSFET
Ingeniarius semel mihi dixit se numquam primam paginam notitiae MOSFET schedae inspexisse quia "practica" indicia tantum in secunda pagina et ultra apparuit. Fere quaelibet pagina in MOSFET data scheda continet magni pretii informationes pro designandis. Sed non semper patet quomodo notitias a fabricantibus interpretari.
Articulus hic nonnullas determinationes clavibus MOSFETs delineat, quomodo in schedula enuntiata sint, et picturae clarae eas intelligere debes. Sicut pleraque electronica machinis, MOSFETs operando temperie afficiuntur. Refert igitur ad condiciones probationes intelligendas sub quibus indices memorati applicantur. Etiam crucialus est intelligere num indices quos in "Product Introduction" "maximas" vel "typicas" valores esse vides, quia nonnullae schedae datae non elucidant.
Voltage gradus
Proprietas primaria quae MOSFET determinat est eius fons hauriens intentionem VDS vel "fontem exhauriendi intentionis naufragii", quod est summa intentione quam MOSFET sine damno sustinere potest cum porta ad brevem circuitionem ad fontem et venam exhauriendam eft 250μA. . VDS etiam vocatur "absoluta maxima intentione in 25°C", sed interest meminisse hanc intentionem absolutam esse temperaturam dependens, et plerumque "VDS temperies coefficiens" in scheda data. Etiam intelligere debes maximum VDS esse DC intentione plus quamlibet spicularum voltagenarum ac circulorum quae in ambitu adesse possunt. Exempli gratia, si 30V machinam in copia potentiae 30V uteris cum 100mV, 5ns spica, voltage superabit absolutum maximum modum de machinis et de fabrica modum NIVIS CASUS ingredi potest. Hoc in casu, fides MOSFET praestari non potest. Ad altum temperaturas, temperatura coefficiens signanter intentionem naufragii mutare potest. Exempli gratia, aliqui N-canali MOSFETs cum intentione 600V aestimationem positivum habent coefficientem temperatum. Cum ad coniunctionem maximam temperiem accedunt, temperatura coefficiens hos MOSFETs facit ut 650V MOSFETs gerant. Multae MOSFET regulae utentium designationis factorem cessionis de 10% ad 20% requirent. In nonnullis consiliis, cum intentionem naufragii actualem 5% ad 10% altiorem quam aestimationis valoris 25°C, congruens propositio utilis margini addetur consilio ipso, quod consilio valde utile est. Aeque momenti ad rectam MOSFETs electionem pertinet quod munus portae-fontis voltage VGS in processu conductionis intellegit. Haec voltatio est voltatio quae plenam conductionem MOSFET sub dato maximo RDS(on) conditione praestat. Inde est, quod in-resistentia semper se habet ad VGS gradum, et solum in hac intentione converti potest. Consequentia magni momenti est quod MOSFET plene in intentione minus quam minimum VGS ad RDS(on) ratings consequi solebat, non potes plene converti. Exempli gratia, MOSFET plene cum 3.3V microcontroller agere, debes MOSFET in VGS=2.5V vel in inferiore vertere posse.
On-resistentia, portae crimen et "figuram meriti";
MOSFET resistentia semper determinatur ad unam vel plures portae ad fontem voltages. Maximus RDS (in) modus potest esse 20% ad 50% quam valor typicus. Maximus terminus RDS (in) solet pertinere ad valorem ad commissuras temperaturae 25°C. Ad superiores temperaturas RDS (on) augeri potest per 30% ad 150%, ut in Figura 1. Cum RDS(on) mutationes cum temperatura et minimae resistentiae valor praestari non potest, detecta vena secundum RDS(on) non est. accuratissima methodo.
Figure 1 RDS (on) augetur cum temperatus in latitudine 30% ad 150% maximi operating temperatus
In-resistentia magni ponderis est tam N-canali quam P-canali MOSFETs. In mutandi commeatus potestate, Qg est clavis lectionis norma pro N-canali MOSFETs adhibita in mutandi commeatus potestate quod Qg afficit damna mutandi. Haec damna duos effectus habent: unum mutandi tempus quod MOSFET interdum afficit; altera est industria ad facultatem portae accusandam in singulis processus mutandi. Unum memorabile est quod Qg a portae fonte dependet intentione, etiam si usus inferioris Vgs mutandi damna minuit. Cum celeri modo comparandi MOSFETs usui in applicationibus mutandis destinati sunt, designantes saepe utuntur formula singulari RDS(on) constans pro damnis conductionis et Qg pro damnis mutandis: RDS(on)xQg. Haec "meriti figura" (FOM) summatim perficiendi technici sinit MOSFETs comparandi secundum valores typicos vel maximos. Ut accuratam trans machinarum comparationem invigilet, efficere debes ut eadem VGS pro RDS(on) et Qg adhibita sint, nec valores typicos et maximos in publicatione misceantur. FOM inferior tibi melioris effectus in applicationibus mutandi dabit, sed suus non praestatur. Optimi proventus comparationem nonnisi in ipsa circuitione obtineri possunt, et in aliquibus casibus ambitus MOSFET singulis cinematographicis opus est. Praesens ac potestas dissipationis aestimata, diversis condicionibus testium subnixa, plerique MOSFETs unum vel plures continuas excursus haurientes in scheda data habent. Notitiam schedae diligenter inspicere cupies, utrum æstimatio sit in casu determinato temperatus (eg TC=25°C), an temperatus ambiens (eg TA=25°C). Quod horum valorum maxime pertinet, a notis et applicatione cogitationis dependet (vide Figure 2).
Figura 2 Omnes absoluti maximi momenti ac potentiae valores reales sunt notitiae
Superficies enim parvae machinis in machinis tractatibus adhibitae, maxime pertinentes gradus currentes possunt esse ad ambientem temperaturam 70°C. Ad magnum apparatum cum calore deprimitur et refrigeratio aeris coacta, hodiernae campi in TA=25℃ potest esse propinquior casui actuali. Aliquot machinis, mori potest plus currenti tractare in coniunctae maxima eius temperatura quam in limitibus sarcina. In schedulis nonnullis notatis, hic "die-limitatus" gradus currentis informationis additur ad "sarcina limitatum" currentis gradus, quae notionem tibi dare potest de robustitate mori. Similiter etiam dicendum est de potentia continua dissipationis, quae non solum in caliditate, sed etiam in tempore dependet. Cogita fabrica operativa continue apud PD=4W pro 10 secundis apud TA=70℃. Quod tempus "continuum" efficit, variabit secundum sarcinam MOSFET, sic voles utere normalized thermae de impedimento caducae insidiarum ex schedula perspiciendi, quae vis dissipatio similis post 10 seconds, 100 secunda, aut 10 minuta . Ut in Figura III ostensum est, scelerisque resistentiae coefficientis huius artificii specialis post 10-secundum pulsum circiter 0.33 est, quod significat semel sarcina ad saturitatem scelerisque post circiter 10 minuta, capacitas dissipationis caloris machinae tantum 1.33W pro 4W . Etsi calor dissipationis capacitas machinae circa 2W sub bono refrigerationis attingere potest.
Figura 3 MOSFET resistentia scelerisque cum potentia pulsus applicatur
Reapse dividere possumus quomodo MOSFET in quattuor gradibus eligere possumus.
Primum gradum: elige N channel vel P alveum
Primus gradus ad rectam machinam eligendam in consilio tuo est dijudicans utrum N-canali vel P-canali MOSFET utatur. In applicatione typica potentia, cum MOSFET cum solo coniungitur et onus cum summa intentione coniungitur, MOSFET transitum lateris humilem efficit. In switch parte humili, N-alvei MOSFETs adhiberi debent propter considerationes intentionis quae requiritur ad machinam vel ad vertere. Cum MOSFET bus coniungitur et ad terram aggravat, switch summus latus adhibetur. P-riculi MOSFETs in hac topologia adhiberi solent, quae etiam ob considerationes in intentione agitandi. Ad rectam machinam in applicatione tuam seligere, debes intentionem determinare requiritur ad machinam repellere et viam facillime facere in consilio tuo. Proximus gradus est determinare aestimationem inquisitionis inquisitae vel maximam intentionis machinae resistere potest. Altior rating intentione, altior sumptus fabrica. Secundum experientiam practicam, aestimatio intentionis maior debet esse quam principalis intentione vel bus voltage. Hoc satis praesidii providebit ne MOSFET non deficiat. Cum MOSFET deligendo, maximam intentionem determinare necesse est, quae ex fonte ad fontem tolerari potest, id est, maximam VDS. Praestat scire maximam intentionem MOSFET mutationes cum temperatura sustinere posse. Intentio voltage variationes temptare debet per totam range operantem temperaturam. Aestimatio intentionis marginem satis habere debet ad hanc variationem extensionis tegendam ut circuitus non deficiat. Aliae factores salutis, quae fabrum designant necesse est ut includant voltages vagorum inducti mutationibus electronicis ut motores vel transformatores. Rationes voltages pro diversis applicationibus variant; typice, 20V pro machinis portabilibus, 20-30V pro FPGA copiarum potentiarum, et 450-600V pro applicationibus 85-220VAC.
Gradus II: decernite rated current
Secundus gradus est eligere hodiernam MOSFET aestimationem. Secundum lineam circuli, haec aestimatio currentis maximi momenti debet esse quod sarcina sub omnibus circumstantiis sustinere potest. Similis cum condicione voltage, excogitator debet efficere ut MOSFET delectus huic aestimationem currenti resistere possit, etiam cum ratio spicas currentes gignit. Duae condiciones hodiernae consideratae sunt continuus modus et spica pulsus. Modus continuae conductionis, MOSFET in statu stabili est, ubi vena continue per machinam fluit. Clavus clavum refert ad magnum salum (vel clavum currentem) per fabricam fluentem. Cum maxima vena his condicionibus definita sit, solum materia est eligendi machinam quae maximam hanc vim tractare possit. Post acceptionem currentis aestimationis, conductio damni iniri quoque debet. In actualibus adiunctis MOSFET machinatio idealis non est quia in processu conductionis energiae electricae damnum est, quod conduction damnum appellatur. MOSFET quasi resistenti variabilis est cum "in", quod per RDS(ON) determinatur de fabrica et mutationes signanter cum temperie. Potestas amissio machinae computari potest ab Iload2×RDS(ON). Cum contra-resistentia mutatur cum temperamento, potentia amissa etiam mutatur proportionaliter. Quo VGS altior intentione MOSFET applicata, eo minus RDS(ON) erit; vice versa superior RDS(ON) erit. Ratio enim excogitatoris, hoc est ubi negotiationes peracti veniunt in secundum rationem intentionis. Ad designationes portatiles facilius (et communius) inferioribus intentionibus uti, cum ad rationes industriales superiores intentiones adhiberi possunt. Nota RDS(ON) resistentiam leviter currente oriri. Variationes in variis parametris electrica RDS(ON) resistor inveniri possunt in scheda technica data a fabricante provisum. Technologia significantem ictum in notis notis habet, quia quaedam technologiae tendunt ad RDS(ON) augendam maximam VDS. Talis enim technologiae, si minuere VDS et RDS (ON intendis), magnitudinem chip augere debes, eo quod magnitudinem sarcinam parem augendo et evolutionis impensas comparavit. Plures technologiae in industria moderari conantur incrementum magnitudinis chippis, quarum potissimas canales et technologias aequando praeficiunt. In technologia scrobe, fossa profunda infixa est lagana, plerumque humilibus intentionibus reservata, ad resistendum RDS(ON). Ad reducendum ictum maximi VDS in RDS(ON), incrementum columnae/etschola columnae per processum epitaxialem adhibitum est in processu evolutionis. Exempli gratia, Fairchild Semiconductor technicam vocatam SuperFET evolvit quae addit additis gradibus fabricandi ad RDS(ON) reductionem. Hic focus in RDS(ON) magni momenti est quod, cum naufragii intentione vexillum MOSFET auget, RDS(ON) exponentialiter auget et ad magnitudinem moris augendam ducit. Processus SuperFET in relationem exponentialem inter RDS(ON) et laganum magnitudinem mutat in relationem linearem. Hoc modo, SuperFET machinis cogitationes RDS(ON) in parvis moris magnitudinibus ideales consequi possunt, etiam cum voltages naufragii usque ad 600V. Quo fit ut laganum magnitudo ab usque ad 35% reduci possit. Pro fine utentes, hoc significat diminutionem significantem in magnitudine sarcina.
Gradus Tres: Decernite Scelerisque Requisita
Proximus in eligendo MOSFET gradus postulata scelerisque systematis computare est. Designatores considerare debent duos diversos missiones, pessimum casum missionem et missionem realem mundi. Commendatur ad exitum calculi pessimum-casum, quia hic eventus maiorem salutem margini praebet et efficit ut ratio non deficiat. Sunt etiam quaedam mensurae notae quae attentionem schedae MOSFET datae desiderant; qualis est scelerisque resistentia inter commissuram semiconductoris fabricae machinalis et ambitus, et temperaturas maximas coniunctas. Coniunctio temperaturae machinae aequalis est maximae caliditatis ambientis plus quam producto resistentiae scelerisque et potentiae dissipationis (conjunctio temperatus = maximus temperatus ambiens + [resistentia scelerisque × potentia dissipationis]). Secundum hanc aequationem, maxima vis systematis dissipatio solvi potest, quae aequatur I2×RDS(ON) per definitionem. Cum excogitator maximam currentem quae per cogitationem transibit decrevit, RDS(ON) diversis temperaturis computari potest. Notatu dignum est quod, cum de simplicibus exemplaribus scelerisque tractandis, excogitatores etiam considerare debent capacitatem scelerisque semiconductoris coniunctionis/machini casus et casus/acquisitionis; hoc postulat ut tabulae et fasciculi impressi circuli non statim calefaciant. Avalanche naufragii significat quod inversa intentio in semiconductoris fabrica maximum valorem excedit et fortis campum electricum efficit ut hodiernam in fabrica augeat. Haec vena dissipabit potentiam, temperiem machinae augebit et fabricam fortasse laedet. Societates semiconductor NIVIS tentantes de machinis deducet, eorum NIVIS voltage computabit, vel fortitudinem machinae probabit. Duo sunt modi computandi aestimandi avalanche voltage; una est statistica methodus, altera calculi scelerisque. Scelerisque calculus late usus est quia utilior est. Multae societates singula eorum machinae probationis paraverunt. Exempli gratia, Fairchild Semiconductor praebet "Potestas MOSFET NIVIS DIRECTORIA PRINCIPIA" (Power MOSFET NIVIS DIRECTORIA-POTESTAS deponi e loco Fairchild). Praeter computationem, technologia etiam magnam vim habet in NIVIS CASUS. Exempli causa, augmentum in mori magnitudine resistentia NIVIS auget et tandem robur fabrica auget. Ad finem utentium, hoc significat fasciculis maioribus in systematis utendi.
Gradus IV: Determina switch perficientur
Ultimus gradus in eligendo MOSFET est mutandi observantiam MOSFET determinare. Plures ambitus sunt qui commutationes effectus afficiunt, sed praecipuae portae/exhauriunt, portae fontem et capacitatem exhauriunt. Hi capacitores damna in fabrica mutandi efficiunt quia oneratae sunt omni tempore mutandae. Commutatio igitur MOSFET celeritas minuitur, et efficientia fabrica etiam reducitur. Ad damna totalem in fabrica durante commutatione computare, excogitator damna per vicem (Eon) et damna per vicem (Eoff) computare debet. Tota vis transindi MOSFET exprimi potest hac aequatione: Psw=(Eon+Eoff)×switching frequency. Porta crimen (Qgd) maximam immutationem mutandi habet. Secundum momentum mutandi perficiendi, novae technologiae constanter augentur ad solvendam hanc quaestionem mutandi. Augenda chip amplitudo crimen porta auget; hoc crescit ratio magnitudinis. Ut damna mutatorias minuerent, novae technologiae sicut alvei densi fundum oxidationis emerserunt, intendentes crimen portae minuere. Exempli gratia, nova technologia SuperFET detrimenta conductionis obscurare et emendare commutationes effectus reducendo RDS(ON) et crimen portae (Qg). Hoc modo MOSFETs vagos (dv/dt) et vagos (di/dt) in mutationibus (di/dt) in mutationibus currentibus summa celeritate obire possunt, et etiam in frequentiis mutationibus altioribus fideliter operari possunt.
Post tempus: Oct-23-2023
