Cum rectoribus hodiernis MOS multae requiruntur extraordinariae;
1. Minimum voltage application
Cum applicatione 5V mutandipotentia copia, hoc tempore si usus structurae polorum totem traditionalis, quia triode tantum 0.7V sursum et deorsum sit damnum, inde in certa porta finali oneris in intentione tantum est 4.3V, hoc tempore, usus portae voltage licitae. of 4.5VMOSFETs certum est periculum.Eodem situ etiam fit in applicatione 3V vel alia vis mutandi copia humilis-voltage.
2.Wide voltage application
Conprehensio intentionis valorem numeralem non habet, subinde variatur vel ob alias factores. Haec varietas facit intentionem activitatis MOSFET per PWM datam ut instabilis sit.
Ut rectius muniretur MOSFET ad voltages portae altae, multi MOSFETs ordinatores intentionis intentionis inhaeserunt ut limitem in magnitudine intentionis portae cogerent. In hoc casu, cum voltage coegi ad regulae intentionem excederet, magnum munus static detrimentum causatur.
Eodem tempore, si praecipuum principium resistoris voltage divisoris ad portae intentionem reducere adhibetur, fiet ut, si altioris intentionis intentio, MOSFET bene operetur, et si vis reducta keygentur, porta intentione non est. satis, ex insufficiens vicis-in et vicissitudinibus, quae damnum operando augebunt.
3. Dual applications intentione
In quibusdam gyrationibus moderandis, logica portio circuii applicat intentionem typicam 5V vel 3.3V datam, dum output potentiae portio 12V vel plus applicat, et duae voltages ad terram communem connexae sunt.
Ex quo patet quod potentiae copiae ambitum adhibendae sunt, ut latus humilium voltage MOSFET altam intentionem rationabiliter mutare possit, dum alta intentione MOSFET easdem difficultates obire poterit, de quibus in 1 et 2 .
In his tribus casibus, totem poli constructionem non possunt occurrere requisitis output, et multae exsistentes MOS agitator ICs non videntur includere portae voltage limitem constructionem.
Post tempus: Iul-24-2024
